5G基础设施和对端到端可编程性的需求
副标题[/!--empirenews.page--]
作者:Alok Sanghavi,Achronix半导体公司高级产品营销经理。 一、引言 我们目前处于蜂窝连接的转型时期,未来无处不在的无线连接正在兴起。在全球范围内,2G、3G和4G的成功推动手机使用量达到了令人难以置信的75亿部。令人震惊的是,这使得移动设备的数量比全球人口还要多。或许更具影响力的是,蜂窝连接对那些之前被数字化剥夺权利的人产生的影响; 例如,2016年撒哈拉以南非洲地区每100人通常有1部固定电话,但有74台移动连接设备。 展望未来十年,随着5G的出现,无线基础设施将变得更加普遍,甚至与我们日常生活的方方面面完全融为一体。 5G延续了先前蜂窝标准(在驱动带宽方面)的模式,但也将其扩展到更多设备和使用模式。 主要趋势包括: (1) 对增强型移动宽带(eMBB)和其他应用的带宽增加需求,特别是以10倍现有吞吐量或者更高速率驱动的瞬时可用带宽。
图1:5G的ITU和3GPP时间表 (2) 随着物联网(IoT)蜂窝网络连接的到来而连接到大量的设备。预计到2020年将有500亿台蜂窝网络连接的设备。这些需求当中的一部分可以通过现有标准满足,同时也要靠Release 16版本中海量机器类通信(mMTC)的现有规范去实现了。 (3) 新的应用模式也在不断涌现,这对移动设备及其蜂窝无线基础设施提出了新的要求。示例包括:
后两类应用将通过即将推出的3GPP超可靠、低延迟连接(URLLC)标准来解决。 (4) 对边缘分析和移动边缘计算(MEC)的新需求。计算重心正在从以前估计的将数据发送到集中式计算资源进行处理,转变为移到位于数据生成原点附近的分布式计算资源的新范例。造成这种转变的原因是多方面的:新兴应用严格的延迟要求、越来越庞大的数据量,以及优化稀缺网络资源的愿望等等许多方面。 二、基带 在本文中,我们考虑如何通过具有高性能CPU子系统和包括FPGA可重编程加速硬件处理单元的SoC架构来成功应对5G的独特需求。 基带从网络接口(例如以太网)获取数据,并将其转换为通过前传(Fronthaul)接口传输到射频前端进行传入/传出的复杂样本。以下高级原理图包括用于LTE下行链路的发送器(图2a),以及用于上行链路的接收器(图2b)。 (a)下行链路 (b)上行链路 图2:基带处理的高级原理图 三、基带L1处理的案例研究 在这里,我们举例说明如何将基带处理(尤其是Layer-1层)映射到关键处理元器件上,如处理器子系统、CPU和DSP内核,以及固定和灵活的硬件加速,如图3所示。 图3:关键基带处理元器件 1. 前传(天线接口)连接 除了前面描述的处理元器件之外,还有一个灵活的天线接口功能模块:这是连接基带和射频单元所需的元件。传统上,这是通用公共无线电接口(CPRI),有时是开放式基站架构计划(OBSAI)兼容的部分。 然而,越来越多的方案在转向指定一个更灵活的前传接口,以允许基带和RF前端之间的不同映射(如图4所示)。IEEE对下一代前传接口NGFI(IEEE1914)进行了持续的跟进,包括用于基于分组的前传传输网络标准IEEE1914.1和以太网无线电(RoE)包封和映射标准IEEE1914.1。同时,还有其他行业项目指定了5G前传接口并可共享,例如eCPRI。 鉴于前传接口面临的各种规范、标准和要求,FPGA很适合其应用,并通常用于支持此接口,如图3所示。 2. 可加速5G上市时间的分立结构 图4将5G所需的处理元器件映射为具有独立器件的分立式架构,包括CPU SoC、辅助FPGA加速和天线接口。此配置反映了在可以提供经过优化的5G专用集成电路( ASIC)之前,可以在5G原型设计和早期量产中部署的实施方案。 (1) CPU系统级芯片里面包括:Arm处理器组合以及用于Layer-1处理和硬化加速器的DSP内核,用于固定的、明确定义的功能。 在此示例中,假设现有的4G ASIC SoC可用,因此具有通用加速(例如MACSEC)以及LTE特定加速:前向纠错(特别是turbo编解码器)、快速傅立叶变换和离散傅里叶变换,以在上行链路上支持SC-FDMA。 (2) 灵活的天线接口 如前所述,前传天线接口非常适合用FPGA来实现。这是在线配置的,数据从射频单元发出(在上行链路上),然后是被转换为诸如以太网等具有标准连接的协议。 (3) 硬件加速FPGA
图4:可加速5G上市时间的分立结构 3. 基于Chiplet的5G实现 (编辑:晋中站长网) 【声明】本站内容均来自网络,其相关言论仅代表作者个人观点,不代表本站立场。若无意侵犯到您的权利,请及时与联系站长删除相关内容! |